NTTら、量子コンピュータに"ロードストア型"の新アーキテクチャ

東京大学、NTT、理化学研究所、九州大学の研究員で構成される研究グループは、従来の計算機の基本設計であるロードストア型計算機の考え方を量子計算機に適用した、新たな誤り耐性量子計算のアーキテクチャを提案した。プログラムの高い移植性(他の環境への移行のしやすさ)と高効率な量子ハードウェアの活用を可能とするもので、有用な量子計算の早期実現を加速することが期待されるという。

従来の量子コンピュータは「量子回路型」と呼ばれる方式で設計されてきた。この方式では全ての量子的なデータが計算可能なレジスタ領域(記憶装置)に保持され、プログラムは量子回路という形式で表現され、それに従い実行される。この方式には直感的に理解しやすいなどの利点はあるが、計算機を拡張する場合、コンピュータ自体のサイズが大きくなってしまうという課題があった。また、プログラムが計算機を構成するデバイスのサイズや誤り訂正方式に特化して最適化されるため、計算機の設計が変化すると、実行ファイルの計算機間での移植が困難になるという問題もある。

例えば、誤り耐性量子計算として主流な方式である二次元的に並べられた量子ビットを用いて計算を行なう方式では、表面符号と呼ばれる量子誤り訂正符号で符号化されたブロックをデータの単位として計算を行なう。

この際、量子回路型の演算方式に基づいて、全ての符号ブロックで任意の計算を行なえるようにするには、データを保持するセルごとに計算を補助するための追加の符号ブロックを隣接させる必要がある。この補助的なセルはデータ保持に使えないため、実際にメモリに利用される割合は典型的には44%、高いものでも67%が限界だった。この実効メモリ利用率の低さはデバイスの大規模化を困難にしている主要原因の一つとされる。

今回の研究成果では、こうした現代の量子計算機が抱える問題を解決するロードストア型の量子計算機アーキテクチャを提案。ロードストア型のアーキテクチャとは、計算機をメモリとプロセッサに分けてデータをやり取りしながら計算を行なう方式で、現代のコンピュータで標準的に用いられているアーキテクチャになる。

データの移動が「ロード」と「ストア」という二つの抽象化された命令でやり取りされるため、具体的なプロセッサやメモリのデバイス構造に依存しない移植性の高い形でプログラムを構築できる。また、メモリはデータを保持する機能しか要求されないため高いメモリ利用率も実現可能。これにより従来の量子コンピュータと比較して計算時間の増加を約3%に軽減しつつ、必要なハードウェアの規模を約40%削減できるようになる。

今回の成果により、従来の計算機アーキテクチャ分野におけるロードストア型やキャッシュなどの考え方が、量子コンピュータ分野でも有効であることが証明されたという。

本研究では東京大学とNTTがロードストア型のアーキテクチャを導入する枠組みの提案と性能の数値的な評価、九州大学と理化学研究所が計算機システムとしてロードストア型の機能や命令セットの整備と評価手法の緻密化を担当した。